**⑱日本国特許庁(JP)** 

①特許出願公開

# 母 公 開 特 許 公 報 (A) 平3-257652

鐵別配号 广内整理备号

**@**公開 平成3年(1991)II月18日

G 06 F 15/16 9/46 310 P 360 A 8840-5L 8120-5B

審査請求 未第求 請求項の数 8 (全)2頁)

**の発明の名称 マルチブロセツサシステムおよび割り込み制御装置** 

②特 頤 平2-57424

金出 頤 平2(1990)3月8日 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 @発明 者 Œ 所マイクロエレクトロニクス機器開発研究所内 神務川県横浜市戸塚区宮田町292番地 株式会社日立製作 ₩. Œ 伊 明 所マイクロエレクトロニクス機器闘発研究所内 神奈川県横浜市戸城区吉田町292番地 株式会社日立製作 光 分発 明 所マイクロエレクトロニクス機器開発研究所内 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 111 包発明 所マイクロエレクトロニクス機器開発研究所内

⑦出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 ②代 理 人 弁理士 富田 和子

最終質に続く

m 22 2

1. 発明の名称

マルチプロセッサンステムおよび割り込み制 物質歴

- 2. 特許請求の範囲
  - 1. 複数のプロセッサエレメント (PE) と、初込み割卸設盤とを有し、

的記割込み制御数配は、今PPに対応した、少なくとも対応するPEよりリードアクセス可能かつ対応するPE以外の他のPEよりライトアクセス可能な割り込み要求レジスタと割込み要求手段とを備え、

前部各割り込み要求レジスタは、対応する PE以外の他の各PEよりの割り込みの要求の 発生を示す、前記他の各PEに対応した割り込 み要求ビットを少なくとも有し、

前記割込み要求手数は、制り込み要求レジスタの削り込み要求ビットに応じて、数割り込み 要求ビットが属するレジスタに対応するPEに 割込み要求を行うことを特難とするマルチプロ セッサシステム・

複数のプロセッサエレメント(PE)と、割込み制御数限とを有し、

前記割込み制御装置は、各PEに対応した、少なくとも対応するPBよりリードアクセス可能かつ対応するPE以外の他のPBよりライトアクセス可能な割り込み変求レジスタと、少なくとも対応するPEよりライトアクセス可能な、各割り込み要求レジスタに対応した割り込みイネーブルレジスタと、割込み要求学段とを借え、

設配各割り込み要求レジスタは、対応する PE以外の他の各PEよりの割り込みの要求の 発生を示す、他の各PEに対応した割り込み要 ポピットを少なくとも有し、

的記名割り込みイネーブルレジスタは、対応する削込み要求レジスタの各割り込み要求ピットの示す削込みの要求に対する許可を示す、割込み要求ピットに対応したイネーブルピットを

2.

前記割込み要求手段は、割り込み要求レジス

特間平3-257652(2)

タの割り込み要求ビットと、割り込み要求ビットに対応するイネーブルビットとに応じて、 該割り込み数求ビットが属するレジスタに対応するPEに割込み要求を行うことを特徴とするマルチプロセッサシステム。

3. 複数のプロセッサエレメント (PE) と、周 辺数盤と、割込み制御設置とを有し。

前記割込み割物装置は、各PEに対応した、少なくとも対応するPEよりリードアクセス可能な割り込み要求レジスタと、各割り込み要求レジスタに対応した、少なくとも対応するPEよりライトアクセス可能な割り込みイネーブルレジスタと、割込み要求手限とを構え、

前記各割り込み要求レジスタは、各両辺数数よりの割り込みの要求の発生を示す。用辺数数 に対応した割り込み要求ピットを少なくとも有

前記会割り込みイネーブルレジスタは、対応 する割込み要求レジスタの各割り込み要求ビッ トの示す割込みの要求に対する許可を示す、割 込み要求ビットに対応したイネーブルビットを おし

周辺製農を借えた請求項2記載のマルチプロセッサシステムであって。

歯配名割り込み要求レジスタは、各周辺袋包よりの割り込みの要求の発生を示す、周辺職民に対応した割り込み変求ピットを有し、

前記割込み医水手般は、周辺袋壁に割込み要求が発生した場合に、各部込み要求レジスタの 腹周辺袋壁に対応する割込み悪ポピットを設定 することを特徴とするマルチプロセッサンステ

4.

5. 割り込みの要求の発生を示す割り込み要求ピットを育する、外部よりアクセス可能な、複数の割り込み要求レジスタと、

割込み要求レジスタに対応した、対応する割込み要求レジスタの各割り込み要求ビットの示す前込みの要求に対する許可を示す、制込み要求ビットに対応したイネーブルビットを考する、 少なくとも外部よりライトアクセス可能なイネーブルレジスタと、

割り込み要求レジスタの割り込み要求ビットと、割り込み要求ビットに対応するイネーブルビットとに応じて、 該割り込み要求ビットが属するレジスタに対応する割込み信号を出力する 割込み要求手段と、

を有することを特徴とする耐込み制御装置。

6. 割り込みの要求の発生を示す割り込み要求 ビットを有する、外部より少なくどもリードア クセス可能な、複数の割り込み要求レジスタと、 割込み要求レジスタに対応した、対応する割 込み要求レジスタの各割り込み要求ビットの示す割込みの要求に対する許可を示す、割込み質求ビットに対応したイネーブルビットを有する、 少なくとも外部よりライトアクセス可能なイネ ーブルレジスタと、

入力信号に応じて割込み要求ビットを設定す る手段と、

割り込み要求レジスタの割り込み要求ビット と、割り込み要求ビットに対応するイネーブル ビットとに応じて、歌割り込み要求ビットが属 するレジスタに対応する割込み信号を出力する 割込み要求単段と.

を有することを特徴とする割込み創得質量。

- ?. 入力信号に応じて制込み要求ピットを設定する学校を有することを特徴とする誘求項S配数の割込み制御報酬。
- 8. 設ま項5、6または7記載の割り込み制御装置とバス動物設置とも関一のチップ内に有することを物数とするマルチプロセッサンステム創物用1C。

## 特間平3-257652(3)

### 3. 発明の詳細な説明

#### 【磁素上の利用分類】

本名以はプロセッサシステムに関し、約に複数のプロセッサエレメント(本明和書中、PEという)が接続されたマルチプロセサシステムにおける制込み動物の技術に関するものである。

#### [佐來の技術]

マルチプロセサシステムの割り込みにおいては、 割り込みを発生する製量(I / O 容置またはプロ セッサなど割り込みを発生できる展表の会で)が、 どのプロセサに割り込みを行うかを特定する必要 がある。

これを東純に突現するには、割り込みを発生する疑問の全でから、全でのPBに割り込み要求はを設ければよいが、この場合は、ハードウェア全が影響に大きくなるという問題がある。

そこで、初り込み要求総数を絞らすための技術として、たとえば、特別昭63-163948号公額に配数されている技術のように、全てのPEに接続した1本の割り込み要求額を、割り込み処

Pをの固有メモリ空間をアドレッシングすると共 にアサートすることにより、割り込み免PEを検 定する技術等が知られている。

#### [発明が解決しようとする講題]

解記物館館63-163948 寺公観に記載の 技術によれば、割り込みを発生するときに同時に アドレスをドライブする必要があり、通常の報送 と割り込みの発生とも同時に行うことができない ため、バススループットを低下させるという問題 があった。

また、割り込みを発生する装置がアドレスラインをドライブする必要があり、これが可能な装置。 たとえば共通パスに接続されたプロセサや、 DMA機能を存する1/0装置等以外の数数の発 生する額込みを、別途処理する手段を設けなければならないという問題があった。

また、一般のCPUチップは、他の複数へ割り込み要求を発生するためのハードウェアを用意していない場合が多く、本党来技術を実現するためには、PPユニット内に割り込み要求線をドライ

ブするためのハードウェアも、特に取ける必要が あり、ハードウェア量が増大するという同風点も あった。

なお、割り込みを受ける側の装置に何らかの要求発生元を知る手段を設けない殴り、割り込み発生を行える装置がただのしつに限定されるという 額額もあった。

そこで、本見明は、ハードウェア量をさほど増大することなしに、パススループットを低下することなく、 統一的に、 英求発生元の認知を含めた 割込みの制御を行うことのできるマルチプロセッ サシステムを提供することを目的とする。

## [問題を解決するための手段]

前記目的建成のために、本受明は、PEと、割込み制御数配とを有し、

前記別込み制御装配は、各PEに対応した。少なくとも対応するPEよりリードアクセス可能かつ対応するPE以外の他のPEよりライトアクセス可能な割り込み要求レジスタと割込み要求手段とを備え、

お記名割り込み要求レジスタは、対応するPE以外の後の各PEよりの割り込みの表求の発生を示す。他の各PEに対応した割り込み要求ビットを少なくとも有し。

前記額込み要求手段は、初り込み要求レジスタの割り込み要求ピットに応じて、該割り込み要求 ピットが属するレジスタに対応するPEに報込み 要求を行うことを特徴とする第1のマルチプロセッサンステムを提供する。

また、解記目的遊成のために、本発明は、遊敷のPEと、割込み制御装置とを考し、

節記額込み制御数置は、各PEに対応した、少なくとも対応するPEよりリードアクセス可能かつ対応するPE以外の他のPEよりライトアクセス可能な割り込み要求レジスタと、少なくとも対応するPBよりライトアクセス可能な、各割り込み変求レジスタに対応した割り込みイネーブルレジスタと、創込み要求平限とを増え、

的記名割り込み要求レジスタは、対応するPE 以外の他の名PEよりの割り込みの要求の発生を

## 時期平3-257652(4)

示す、他の各PEに対応した期り込み要求ビット を少なくとも有し、

的記名倒り込みイネーブルレジスタは、対応する例込み要求レジスタの各額り込み要求ビットの 家す額込みの選求に対する許可を示す、 割込み要 求ビットに対応したイネーブルビットをおし、

前配倒込み受求手段は、割り込み緊求レジスタの割り込み要求ピットと、割り込み要求ピットと、割り込み要求ピットに対応するイネーブルピットとに応じて、映割り込み受求ピットが属するレジスタに対応するPEに留込み受求を行うことを物像とする第2のマルチプロセッサンステムを提供する。

なお、本第2のマルチプロセッサシステムにおいては、前記を割り込み受求レジスタは、各周辺被置よりの割り込みの要求の発生を示す、周辺被置に対応した割り込み受求ビットを有し、協記割込み受求争段は、周辺範囲に割込み要求が発生した場合に、各割込み受求レジスタの該周辺を提問に対応する割込み要求ビットを設定するようにして

に応じて、数割り込み要求ピットが異するレジスタに対応するPEに割込み要求を行うことを特徴とする第3のマルチプロセッサンステムを提供する。

また、さらに、本発明は、前記目的凝成のため に、割り込みの要求の発生を示す割り込み要求ビットを有する。外部よりアクセス可能な、複数の 割り込み要求レジスタと、

耐込み突求レジスタに対応した、対応する割込み要求レジスタの各割り込み要求ビットの示す部込みの要求に対する許可を示す、 削込み要求ビットに対応したイネーブルビットを有する、少なくとも外部よりライトアクセス可能なイネーブルレジスタと、

割り込み要求レジスタの割り込み要求ピットと、 割り込み要求ピットに対応するイネーブルピット とに応じて、該割り込み要求ピットが属するレジ スタに対応する割込み信号を出力する制込み要求 手段と、

を有することを特敵とする爵人の爵込み劉仰鞍

また、本発明は、前記目的速度のために、複数のアピと、周辺破裂と、調込み割卵複数とを有し、

節記剤込み割御数固は、各PEに対応した、少なくとも対応するPEよりリードアクセス可能な 割り込み原象レジスタと、各割り込み要求レジス タに対応した、少なくとも対応するPEよりライトアクセス可能な割り込みイネーブルレジスタと、 舒込み図求学恩とを借え、

遊記各関リ込み要求レジスタは、各国辺観記よりの割り込みの要求の発生を示す。 足辺殻壁に対応した割り込み選択ビットを少なくとも有し、

的記名割り込みイネーブルレジスタは、対応する削込み要求レジスタの名割り込み要求ビットの示す削込みの要求に対する許可を示す、割込み医求ビットに対応したイネーブルビットを召し、

前記例込み要求手段は、周辺装置に割込み要求 が発生した場合に、各割込み要求レジスタの赎因 辺数区に対応する割込み要求ビットを設定し、部 り込み要求レジスタの割り込み要求ビットと、郊 り込み要求レジスタの割り込み要求ビットと、郊

配を挽供する.

なお、本第1の割込み制御装置においては、入 方信号に応じて割込み要求ピットを設定する学報 を付えるようにしても良い。

また、的記目的進成のために、本発明は、 新り 込みの要求の発生を示す割り込み要求ピットを有 する、外部より少なくともリードアクセス可能な、 複数の割り込み要求レジスタと、

あ込み要求レジスタに対応した、対応する割込み要求レジスタの各割り込み要求ビットの示す割込みの要求に対する許可を示す。 額込み要求ビットに対応したイネーブルビットを有する、少なくとも外容よりライトアクセス可能なイネーブルレジスタと、

入力信号に応じて割込み要求ピットを包定する 手段と。 .

割り込み選択レジスタの割り込み要求ビットと、 割り込み要求ビットに対応するイネーブルビット とに応じて、 飲割り込み要求ビットが異するレジ スタに対応する割込み信号を出力する割込み要求

## 特開平3-257652(5)

**华瞪**と、

を有することを特徴とする第2の割込み制御数 胃を最低する。

また、併せて、本発明は、前部制込み制御数数 とバス制御数数とを向一のチップ内に有すること を特徴とするマルチプロセッサンステム制御用 ICを提供する。

#### [作用]

本務明に係る郎1のマルチプロセッサシステムによれば、割込みを要求するPE等は、割込みを要求するPE等は、割込み要求レジスタの時PEに割当めれた割込み要求ビットを設定する。そして、割込み要求手段は、設定された割り込み要求ビットに応じて、設割り込み要求ビットが属するPEに割込み要求を行う。

これにより、割り込みを出力する機能のない PB等であっても、他のPEへ割り込みを行うことができる。一方、飼込みを要求されたPBは割 込み要求レジスタをリードすることにより割込み 発生元を知ることができる。

トされていることから、割り込み要求元の周辺 最を知ることができる。

なお、前記割込み要求レジスタおよび割込みイ ネーブルレジスタは一度のアクセスでリードもし くはライト可能とすることが至ましい。割込み処 君の効率化が図れるからである。

(以下余白)

また、本発明に係る第2のマルチプロセッサシッステムによれば、対応するPEが対応する割り込みで、対応する割込み要求完に対する割込み要求許可を設定し、需込み要求手段が割り込み要求レジスタの割り込み要求ビットと、対しるをして、該割り込み要求ビットが属するレジスタに対応するPEに割込み要求を行うことにより、配理性の高い割込み創物を行うことができる。

#### [实筬例]

以下、本発明の実施例を説明する。

第1回に本実施例に係るマルチプロセサンステ ムの構成を示す。

図示するように、本実施例においては、プロセ サバス101を介して4台のPE(プロセサエレ メント)103-1~103-4が接続されてい

プロセサバス101とシステムバス102とは、 パス制御設置105によって接続制御が行われる。 また、割り込み制御装置104は、プロセサバ ス101にパスライン108で設統をれており、 各PEは、割り込み制御装置104の内部のレジ スタをリード/ライトできるようになっている。

また、各PEへの割り込み裏求験109-1~ 109-4が割り込み制得設置104から決続されている。

また、1 / O 数数等の周辺数数 1 0 6 - 1 ~ 1 0 6 - 2 4 の 割 り 込 み 要 求 線 1 1 0 - 1 ~ 1 1 C - 2 4 が 割 り込み 制御報費 1 0 4 に 終 数 さ

## 特間平3-257652(B)

れている。本実施例においては106-2~ 106-24をI/O被置としている。

I / O 銭 包 I O G - 2 ~ 1 O G - 2 4 は. システムパス102を通じて相互に接続されている。

また、106-1は、システムバスに接続されていないが、製込みを行う周辺製蔵である。このようなバスに接続されている必要のない周辺製置としては、インターバルタイマ、ソフチウェアパワーオフスイッチ、2次電源(パワーフェイル割込み)等がある。

割り込み処理収穫104は内部にPEから飲み 蓄き可能な割り込み割額レジスタ(ICR) 107を備えている。

まず、 PE1 (103-1)が I / O 数 图 2 (106-2) に処理依頼を行い、その数了報告を 割り込みで行う場合を何にとり、本マルチプロを ッサンステムの動作を説明する。

第2回に、この場合のICR107の構成を示す。

ICR107は、PEに対応したICR1~

CII ~ 24 よりなり、CHENB レジスタ 202-1~202-4は、各々周辺疑認に対応 した割り込み要求のイネーブルビットCE1~ 24よりなる。

ICR4の4水のレジスタからなり、水尖蛇倒に

おいては各レジスタはE4ビットのロングワード

シジスタとしている。各シジスタの上位ロングワ

ード個20mは、割り込み要求の発生を示す

CHINTレジスタ201~1~201-4を借

え、下位にングワード側200には、割り込み葵

求のイネーブルを示す CHENB レジスタ202

CHINT V 7 2 9 2 0 1 - 1 ~ 2 0 1 - 4 tt.

各々周辺数型に対応した割り込み要求ビット

なお、本実施例においては、周辺製食は、合計 2.4 台まで接続可能としている。

- 1~202-4を備えている。

イネーブルCHENB202のセットされているビットに対応する割り込みCHINT 201 のビットがONになったとき、そのCHINTレジスタに該当するPSに対して割り込み要求

109が発生する。

まず、PE1(103-1)は、割り込み制御数 因104の自己に対応するICRIであるところのICRIのCHENB1(202-1)にアクセ スして、CE2ピットに1をライトして割り込み イネーブルをONとし、次に、プロセサバス 101、バス制御数置105、システムバス 102を介してI/C数置2(106-2)へ処理 依頼を行う。

I / 〇 数 図 2 (1 0 6 - 2) は 免 項が終了したら、 制 リ 込 み 製 求 1 1 0 - 2 を ア サート する。 それを 受 け た 割 り 込 み 斜 時 鼓 配 1 0 4 は . 各 I C R の C H I N T I (2 0 1) の J / 〇 数 配 2 (1 0 6 - 2) に 対 応 す る 割 り 込 み 浸 求 ピ ッ ト の C I 2 を C N と す る と 共 に . 割 り 込 み イ ネ ー ブ ル ピ ッ ト 2 0 2 - 1 と の 額 が 0 で な い こ と を も っ て 、 P ど 2 (1 0 3 - 2) へ の 割 り 込 み 気 求 1 0 9 - 2 を ア サート する。

割り込み突求を受けたPE1(103-1)は、 その割り込み処理の中でレジスタICRIをリー ドすることで割り込み要求元がI/O鉄置2 (106~2)であることを知る。

その後、ICE1のCHENB1(202-1)のCP2ピットにOをライトして割り込みイネーブルをOFFすると共に、I/O装配2(106-2)に割り込み変求のOFFを指示する。

これをもって、割り込み要求 1 1 0 - 2 はネゲートされ、割り込み処理設置 1 0 4 は I C R のC H I N T (2 G 2)のC I 2 ビットをOF Fする。

割り込み 処理 鉄 包 1 0 4 は、 CHINT (202-1)のCE 2 ピットに 0 がライトされると、割り込みイネーブルピット 202-1 との機が0 であることをもって割り込み要求 1 0 9 - 2をネゲートする。但し、I CR 1 内の、他の周辺鉄 監に対応する割り込み要求ビットのCIと割り込みイネーブルビットCE との鉄が 0 でない場合はネゲートしない。

次に、以上の機能を実現する割り込み処理製置 内の個数構成について説明する。

第7因にこの構成を示す。

## 特間平3-257652(7)

団中において、ラッチ 708 - 1 ~ 708 - 2 4 が 1 C R 1 の 80 ビットから 祭 2 3 ビットすなわち C H E N B 1 (202 - 1) に 当たり、 同様に 709、 710、 711 が C H E N B 2、 C H E N B 3、 C H E N B 4 (202 - 2、 202 - 3、202 - 4) に 当たる。

デコーダ701は、リードライト信号724、ストローブ信号725、アドレス726をデコードし、ラッチ708、709、710、711の各々のロードタイミング信号727-1~727-4を扱る。

ライトデータは、セレクタ704、705、706、707を通じてラッチ708、709、710、711にセットされる。一方、ラッチ703 - 1 ~ 703 - 2 4 が C H 1 N T 1 ~ ¢(201 ~ 1 ~ 201 - 4)に借っており、4つのレジスタで共通のラッチを用いているため、この4つのレジスタの上位ロングワードは関じ値をとり、各4の周辺装置からの割り込み要求の有無を示している。

7 1 1 を飲み出すためにデコーダフ2 1 が設けられており、リードライト信号724、ストローブ725。アドレス726から、当該レジスタ 認み出しであることを示す786-1~786-4を得る。

アンドグート 730 - 1 ~ 730 - 24. 731 - 1 ~ 731 - 24、 732 - 1 ~ 732 - 24、 733 - 1 ~ 733 - 24を通じオアグ - ト 736 - 1 ~ 736 - 24 から CHENB (202-1~202-4) の値が出力される。

同時に上位ロングワードの値としてCHINT(201-1~201-4)の値が、オアゲート737の出力により関かれたアンドゲート734-1~734-24か6出力される。

以上、本実施物によれば、処理の多数化に伴って、複数のI/O数型に処理依頼を行うために複数のチャネルから割り込みが充定する可能性がある場合においても、レジスタICRをリードすることで複数の割り込みチャネルの中から割り込み要求元が、いずれのチャネルからであるのかを知

割り込み 裏求は、ラッチ 702-1~702 -24で内部何別された後にラッチ 703-1~ 703-24にセットされる。

ラッチ 703-1~708-24 と ラッチ 708-1~708-24 との各々の動理鍵がアンドゲート 712-1~712-24 でとられ、割り込み近京が存在し、かつ割り込みがイネーブルになっているチャネルが1つでもあれば、オアゲート 717 の出力すなわちでを1への割り込み選求109-1がアサートする。

同様にラッチ703-1-703-24と、709-1~709-24、710-1~710-24、711-1~711-24との静理数がそれぞれアンドゲート713-1~713-24、714-1~714~24、715-1~715-24により実行され、オアゲート718、719、720によりそれぞれPE2、PE3、PE4への削り込み延来109-2、109-3、109-4を得る。

9 9 4 703. 708. 708. 710.

ることができる。

また、 各周辺鉄度ごとに 1 本の割り込み要求終 で、 複数の P E の中から割り込み要求を発生すべ を P E への割り込みを行うことが可能になる。

ここで、以上のPE1(103-1)が1/○装置2(105-2)に処理放照を行い、その秩了報告を割り込みで行う場合のICR107の他の集成を終る週に示す。

図示するように、ICRレジスタを周辺数配の チャネル数分数け、それぞれのレジスタについて CIビットとCEピットを、それぞれPEに対応 して数ける。

そして、制込み制御袋置104はCIビットと CEビットの論理機が1となったビットに対応するPEに割込みをアサートする。一方、割込みを 受けたPEは各1CRレジスタをサーチして割込 み発生元の周辺複数を知ることができる。

次に、PEからPEへの割り込みを行う場合を 例に取り本実施例に係るマルチプロセッサシステ ムの動作を説明する。

### 特朗平3-257652(8)

お3回に、この場合のICR107の構成を示す。

1 CR 1 0 7 は、PE に対応した I CR 1 で I CR 4 の 4 本の 6 4 ピットレジスタ からなり、各々その上位ロングワード側 2 0 5 には、割り込み要求の発生を示す PP I N T レジスタ 2 0 1 ー1 ー 2 0 1 ー 4 を耐え、下位ロングワード側 2 0 0 には、割り込み要求のイネーブルを示す PP B N B レジスタ 2 0 2 ー 1 ~ 2 0 2 ー 4 を備まている。

PPINTレジスタ201+1~201-4は、 各々PBに対応した約り込み延求ピットPI1~ 24よりなり、PPINBレジスタ202-1~ 202-4は、各々PB製置に対応した割り込み 製求のイネーブルピットPEN1~24よりなる。

以下、PR2(103-2)のタスクが、PR3 (103-3)のタスクのデータがちをするものと して動作を説明する。

PE2(103-2)のタスクは、まずICR2 のPPENB2(802-2)上のPEN3ビット に 3 をライトして、割り込みイネーブルをONと し、 衣に P E 3 (1 0 3 - 3) ヘブ ロセッサバス 1 0 1 を介してタスクのデータ 移ちでおる旨を知らせる。

PE3は(103-3)は、当該のデータが得られたら団最せざる共有メモリに答納し、1 CR2のPPINT2(302-2)上のPI3ビットに1をライトする。

割り込み処理被関104は、割り込み野求ビット201-2と、割り込みイネーブルビット302-2との様がひでないことをもって割り込み吸収109-2をアサートする。

割り込み選求を受けたPE2は、要求した当該データを共有メモリからリードすると共に、 ) CR2のPPINT2(3C1-2)のPI3ビットと、PPENB2(3O2-2)のPEN8ビットとにOモライトする。

割り込み処理袋置104は、1CR2の上位ロングワードと下位ロングワードの対応する各ピットの積が全て0であることをもって割り込み資本

#### 109-2をネゲートする。

以上の動作を実践する制込み制御装置内の国題 構成は、制込み要求の発生国路を、各ICRの PPINT2とPPENB2レジスタの角理験を 取る構成とすれば良い。

なお、以上の動作は、他のPR(PESとする)のタスクが出力するデータを必要とするPE(PE2とする)が割込みの許可を刺御する必要がない場合等は、自身に対応するICRのPENビットを全てONにしておき(ICR2のPEN1~PEN4に1をライト)、共有メモリへのデータ出力を行ったPE3がICR2のPI3ビットに1を書き込むことによって行っても良い。また、この場合は、ICRレジスタ中PPENBを有時するようにしても良い。

また、他のPE(PE3とする)がデータの要求を一時に一つしか受け付けないものである場合 等には、データ要求を行ったPE(PE2とする) が自身に対応するICRのPENピットを全て ONにしておき(ICR2のPEN1~PEN4 に 1 を ライト)、共有メモリへのデータ出力を行った P E 3 が 1 C R 1 ~ 1 C R 4 ま で の 各 P 1 3 に 1 を ライトする 簡 品 な プロトコルによって も 良い。 この 場合は、 P E N 1 ~ P E N 4 を 1 ビット で 代 表 さ せ る よ う に し て も 良 い。 幸 た 、 各 P P I N T 中 の 各 P l n ( n = 1, 2、3, 4) を 1 ビットで 代表 させる よ うに して も 良い・

本実施例によれば、割り込みを出力する機能のないCPUチップを用いたPEでも、他のPEへの割り込みを行うことが可能となる。

次に、第4回に風辺駿辺からの割り込みとPE からPEへの割り込みとの間方を割却する割り込み み割卸設置104内のレジスタ107の奪政を示す。

この場合は、回点するようにPEからの割り込みを示すビット(301-1~301-4)と周辺数医からの割り込みを示すビット201-1~201~4とも同一ロングワード内に促放する。

また、対応する下位ロングワード内に各PBか らの割り込み要求をイネーブルするビットと各局

## 特周平3-257652(9)

辺袋因からの割り込み要求をイネーブルするビットとを配置する。

割り込み制御鉄覧104は、各レジスタ1CRについて、その上位ロングワード例ビットと下位ロングワード例ビットとのピットごとのANDをとり、倒1となるピットを有するICRド対応するPEの割り込み築収線109をアサートする。

これにより、割り込みを受けたPEが一度のリードで金周辺銃配と金PEの中から自身に対する割り込み要求を起こしている要求元を知ることができる。

この機能を実現する割込み制御設置内の回路構成は、割込み要求の発生回路を、各ICRの上位ロングワードと下位ロングワードの静磁級を取る構成とすれば良い。

なお、本実的例に係る割り込み制御發展は、 PEの接続されるプロセサバス101に接続されるため、バス制御数型108の内部に構成すると プロセサバスとの接続験を共用できる。

この場合の創込み側御装置の構成を第5回に示

また、周辺襲闘の割り込み傷 号線のアサートによりセットされる割り込み要求と、PEが発生する割り込みを取求と、PEが発生する割り込みとの両方の、すべての周辺範囲および、すべてのPEの中から割り込み変 求元を知ることが、一度のリードでできるので、処理速度の違い割り込みハンドラを値むことができるという効果がある。

なお、本実施例においては、P2を4台として 説明したがこれに殴るものではない。また、プロ セッサバスとシステムバスを異なるバスとしたが、 これは共通のものでも良い。

 Ť.

圏中、501はパスアクセスやプロセッサバス 101とシステムパス102の接続を創御するパスコントローラ、102が割込み制御装置と等値な機能を打する割込みコントローラ104であり、 部込みコントローラとパスコントローラ501との両方がプロセッサパスが内部接続されている。

このような構成によりバス制質部金体をLSI 化すれば、本実施例に係る割り込み制制設置モシステムに実践しやすくなるという物景がある。

以上、本実施例によれば、チャネル自身の割り込み要求を受け付けるべきP5に割り込み要求を 免出することが、各チャネルごとに1本づつ役け た割り込み信号級で実見できるので、ハードウェ ア量が小さくですむマルチプロセサシステムの割り込み制御設置が実現できるという効果がある。

また、PPからのライトアクセスにより、他のPEへの外部割り込みが起動できるので、特別の信号線を設けないでPEからPEへのハードウェッ割り込みが実現できるという効果がある。

の条件テーブルを備えることにより、割込み要求 出力の条件をPEより数定可能とするのが望まし い。

#### [発明の効果]

以上のように、本見明によれば、ハードウェア 量をきほど増大することなしに、パススループットを低下することなく、 扱一的に、 要求発生元の 認知を含めた割込みの制御を行うことのできるマ ルチプロセッサシステムを提供することができる。


### 4. 回節の簡単な脱明


第1四は本発明の一変施例に保るマルチプロセッサシステムの構成を示すプロック団、第2、3、4回は割込み割御製匠が備えるICRレジスタの構成を示すプロック 医、節のは割込みコントローラを配えたしSIの標のでは割込み割御製匠のICRレジスタの他の構成を示すプロック団である。

# 持加平3-257652(10)


101…プロセサバス、103…PE、104 …割り込み制御数配、105…バス制御設置、 107…ICR制御レジスタ、108…バスライン201…CIビット、301…PIビット、


> 出版人 经式合社 日 立 數 作 所 代意人 弁理士 崔 田 和 子






# 特即平3-257652(11)





## 特朗平3-257652(12)



第1頁の級を の発 明 者 小 林 ー 同 神奈川県泰野市堀山下1番地 株式会社日立製作所神奈川 工場内